作者:alan 時間:2005-12-21 20:14:25 來自:www.chalayout.com
Wafer管芯數量及成本估算
一片wafer上die數量的估算方法
die數量=π(R-X-Y)2 /(X*Y) (1)
R 為wafer的半徑。
X,Y 是MASK(左下角在原點)的右上角坐標,X,Y尺寸包括劃片槽,緩衝區等尺寸
π 3.14
註:上式中的2是2次平方
*****************************************************************************
舉例: Alan是XX1234(採用XXIC 0.6um DPDM 工藝設計)項目的PM,他的BOSS要求粗
略核算該芯片每顆 裸片的成本。
Alan馬上action!
Alan先從layout engineer Jarry 那裡得到XX1234』size(890um,890um),又打電話
給foundry ,得到一片Wafer的報價為3千RMB。
然後Alan開始計算:
因為劃片槽由foundry 處理,所以
(X,Y)的坐標估算為 (1000um,1000um)
採用6吋wafer R=75000um
上述數據帶入(1)式得:
die數量=3.14(75000-1000-1000)2/(1000*1000) =16733.06
芯片顆數為16733顆,每顆成本為3000元/16733=0.179元,每顆17.9分,成本這麼低,
Alan很高興,拿起電話馬上要報告BOSS,但忽然一想,還沒考慮wafer邊緣等損耗,及
測試損耗(還好,差點漏了這些,要是估價過低,造成sales們的被動,非挨BOSS踢
不可!Alan暗自慶幸)。因此Alan開始第二步估算芯片的成品率,按照以往的經驗打個
9.5折吧!Alan馬上拿起計算器,飛快地得到總數為16733*95%=15896顆。Alan這時腦
子裡總有個東東在一閃一閃的,據市場部反映這顆芯片很多家都在做,可出來的東東沒幾
家叫得響的,而且價格戰愈演愈烈,每顆IC的利潤都是以分計算的,Alan倒吸了一口涼
氣,看來這個東東是塊硬骨頭啊!於是Alan打電話給負責這個項目的Circuit Engineer Tom,
沒等Alan開口,Tom就訴起苦來,哥們,別看這是個小東東,可折騰死我了,純MOS
模擬電路,手上的Model又不可靠(這點Alan很理解,國內的foundry的model幾乎不可
信,當他做第一個項目的時候,設計一個555振盪器,迷信他們給的model,結果放電電阻
的仿真結果居然比計算的大了10倍,他痛苦了好多天,就按model去做了,等流片出來
後,時鐘頻率居然慢了10倍,氣得他直FUCK!),我只能靠手工計算。唉!即使我的設
計完全正確,這foundry的工藝要是飄來飄去我可沒轍了,而且這裡有個濾波器對Vt等
某些工藝參數非常敏感!……Alan 聽完Tom的抱怨!嘿嘿的壞笑了幾聲!看來這個產品
跟工藝密切相關啊!後續測試工作肯定折磨死Tom,尤其批量生產時不同時期出來芯片
的成品率可能會出現反覆!Alan為了防止被BOSS的kick,決定來個保守的算法,到底打
幾折呢?這讓他很難估計! 這時BOSS過來了,hi, Alan, 我昨天看到crocodile打八折,
我就買了這件,說這把那咧著嘴的crocodile指給Alan看. Alan沖它嘿嘿的壞笑起來,BOSS
不自然地走開了!
好個八折,好個八折!
Alan立刻搞定了XX1234的成本估算:
芯片成品率 16733*80%=13386(顆)
每顆裸片成本 300000/13386=22.41(分)
其實一片wafer上die數量的估算,最終目的也就是芯片的成本核算,其中成品率的核算
要靠工程師的經驗來感覺!(這裡暫時忽略測試等成本)。例如國內的0.6u工藝線,要
是做CMOS digital低端產品,成品率大概在96%左右,當然,這不是絕對。
以上內容,僅供參考。
感謝發明公式(1)的人!同時也感謝我的啟蒙老師──老葉,是他告訴了我這條公式!
補充:今天利用上式估算一個2mm*20mm的芯片在8吋和六寸上面的die的顆數,結果讓我很吃驚。
上面的公式時,對於小尺寸的IC是很有用的,因為它直接裁掉了wafer邊緣的距離X+Y,而wafer
本身的周邊幾毫米裡的die通常失效很嚴重,所以利用上式比較準。但對於大的die(20mm*2mm),
肯定會出現問題,由於老總要準確的結果評估成本,我不得不在8英吋和6英吋的wafer裡畫了一
下,數出理論die分別為676和355。有興趣的同志可以比較一下公式算出的結果。想一想有什麼
好辦法去修正!
Alan
2004年4月6日
留言列表